上海交大JMST封面文章：(110)取向竖直纳米孪晶铜低温晶粒异常长大制备低电阻超大晶粒结构

一、研究背景

随着人工智能、5G、自动驾驶等技术的快速发展，芯片的集成度越来越高，芯片中铜互连的RC延迟成为亟需解决的关键问题。从铜互连的角度，降低RC延迟的关键在于降低其电阻。对于纯铜而言，降低其电阻最有效的手段是减少其中的晶界数目，获得更大的晶粒尺寸甚至单晶。传统的铜互连制备采用电沉积工艺，获得的是晶粒细小的等轴晶结构，通常采用退火来提高铜互连的晶粒尺寸，但等轴的细晶粒结构退火时晶粒尺寸通常长到一定极限后便不再生长。晶粒异常长大是一种局部晶粒突破生长限制快速生长，吞并周围晶粒以得到超大晶粒结构的过程，但目前有报道的铜晶粒异常长大制备超大晶粒都需要较高的温度（>400℃），对半导体集成电路的可靠性有较大危害。

二、文章简介

近日，上海交通大学材料科学与工程学院吴蕴雯副教授等人在Journal of Materials Science & Technology期刊上发表题为“Abnormal grain growth of (110)-oriented perpendicular nanotwinned copper into ultra-large grains at low temperatures”的封面文章。该团队通过电沉积方法制备出了具有(110)择优取向的纵向纳米孪晶铜（pnt-Cu）镀层，在200℃的退火条件下，镀层中迅速发生晶粒异常长大，最终获得平均晶粒尺寸11.04 um，最大晶粒尺寸49.70 um的超大晶粒结构，而作为对比的传统细晶粒铜镀层（fg-Cu）在同样的退火条件下仅得到了约2.60 um的极限晶粒尺寸。因此，pnt-Cu比fg-Cu拥有更低的退火后电阻率。退火过程的截面观察表明晶粒异常长大开始于镀层底部的细晶粒区域，结合分子动力学模拟结果推测，晶粒异常长大由底部过渡层的晶粒不均匀生长引发。异常晶核的限域特性减少了退火后的晶粒数目，因此有利于获得更大的晶粒尺寸，在芯片铜互连领域展示出良好的应用前景。

JMST期刊封面

三、文章要点

（1）pnt-Cu镀层的结构

图1. （a-d）pnt-Cu的截面EBSD结果；（e-g）pnt-Cu的面方向（plan-view）TEM结果

图1展示了电镀后pnt-Cu镀层的结构，可以看到其为(110)择优取向，由底部细晶粒过渡层和主体的柱状晶组成，TEM结果显示柱状晶中含有大量纳米孪晶。

（2）pnt-Cu晶粒异常长大过程及其机理研究

图2展示了pnt-Cu退火不同时间后的截面EBSD表征结果，可以看到异常晶粒从底部细晶粒过渡层处形核并快速向上生长，最终使镀层转变为晶粒尺寸超过10 um的超大晶粒结构。实际测得pnt-Cu退火后电阻率为1.89 ± 0.12 uΩ cm（91.2 % IACS），远高于传统铜互连使用的光亮铜（2.06 ± 0.08 uΩ cm，83.7 % IACS）。

图2. pnt-Cu退火200℃（a）10，（b）20，（c）30，（d）60 min后的截面EBSD结果

图3. 分子动力学模拟pnt晶粒叠加细晶粒、中等晶粒、大晶粒后等温退火后组织结构的变化

进行不同晶粒尺寸底部结构+pnt晶粒堆叠的分子动力学退火模拟，发现底部晶粒尺寸过小时，pnt晶粒会生长吞并细晶粒；底部晶粒尺寸中等时，pnt晶粒与底部晶粒形成了稳定的晶界网格结构；底部晶粒尺寸较大时，pnt晶粒迅速被底部晶粒吞并。由此推断，pnt-Cu镀层中晶粒异常长大必须先有过渡层中某个晶粒长大到某个特定尺寸。由此，pnt-Cu晶粒异常长大机制可以描述为，底部细晶粒过渡层发生了不均匀的晶粒生长，获得了初始生长晶核，迅速向上吞并，最终得到整体的超大晶粒结构。

四、文章链接

https://doi.org/10.1016/j.jmst.2024.03.036